Sağ Shifter'ın Donanım Tasarımı ve Uygulaması
Verilog HDL uygulaması iki sürüm içerir: 8 bitlik temel sürüm ve 32 bitlik geliştirilmiş sürüm.
Temel sürüm, sabit vardiya modu seçimini uygulamak için bir vaka ifadesi kullanır.
Geliştirilmiş sürüm, dinamik bir kaydırma kontrol bağlantı noktası ekler ve bir işaret biti oluşturma devresi aracılığıyla aritmetik sağa kaydırmaları yönetir.
Kombinasyonel mantık tasarımı, bir veri seçici aracılığıyla bit desenini doğrudan yeniden yapılandırarak kaydırma yazmaçlarına olan ihtiyacı ortadan kaldırır.
Kart-seviyesi doğrulaması, Altera DE2 geliştirme kartında test edilen işlevsel dalga formlarıyla Quartus II geliştirme ortamını kullanır.
Sistem Entegrasyon Elemanları
Model makine tasarımı, vardiya işlemlerini desteklemek için bir talimat seti uzantısı gerektirir. Tipik talimat kodlamaları 4 bitlik bir mod seçme alanı içerir. Sistem entegrasyonu sırasında ele alınması gereken temel konular şunlardır:
ALU çalışma döngüleriyle kontrol sinyallerinin zamanlama hizalaması
Durum kayıt bayrakları için çakışma çözüm mekanizması
Talimat hattındaki veri bypass tasarımı. Bilgisayar sistemi mimarisinde bu bileşen, programcıya şeffaf bir donanım özelliği olarak görünür ve uygulama ayrıntıları mikro mimari düzeyinde ele alınır.
